Das System für elektrische Antriebsanträge für Automobile entwickelt sich kontinuierlich zu höheren Spannungen (1200 V) und höheren Integrationsniveaus. Insbesondere die hohe Integration des "eingebetteten Stempel -Substratpakets" bringt unvergleichliche Vorteile gegenüber herkömmlichen Verpackungen: kleinere Größe, bessere Wärmeableitung, überlegene elektrische Leistung (niedrige Induktivität, niedriger Widerstand) und höhere Zuverlässigkeit. Gleichzeitig stellen die hoch integrierten und höheren Spannungsanwendungen neue Herausforderungen für die Isolationseigenschaften dieser neuen Verpackungsarten dar: partielle Entladung.
Es ist auf die Kantenabschließung an der Grenzfläche verschiedener Verpackungsmaterialien zurückzuführen, während sie auf andere Materialien mit unterschiedlichen dielektrischen Eigenschaften umgestellt werden, was eine hohe Konzentration an elektrischem Feld an der Grenzfläche verursacht. Insbesondere an den Positionen, in denen innerhalb des internen Isolationssystems der Verpackung mikroskopische lokale Defekte (Blasen, Risse, Verunreinigungen usw.) vorhanden sind. Das Auftreten einer partiellen Entladung fördert eine weitere Entladung des Verpackungsmaterials um den Chip, und in schweren Fällen kann die Freisetzung von transienten Energie mit hohem elektrischem Feld sogar die Kanten von Chips mit schlechtem Beschichtungsschutz beschädigen.
GRGTEST Basierend auf dieser Grundlage bestätigte weitere Untersuchungen das Phänomen der lokalen Entladung von 1200 VSIC -Chipverpackungen in der Struktur der eingebetteten Plattenstufe. Durch eingehende Untersuchungen überprüfen wir, dass der lokale Entladungstest in Kombination mit einer destruktiven physikalischen Analyse ein wirksames Analyse sein kann, um zu überprüfen, ob solche speziellen Verpackungsstrukturen mikroskopische Defekte aufweisen. Die tatsächlichen Testergebnisse bestätigen nicht nur den typischen Ausfallort und die morphologische Morphologie, die durch die obige elektrische Feldsimulation angegeben ist, sondern auch den typischen Fehlermodus, der durch den Defekt der Verpackungslöcher um den Chip verursacht wird, weiter klären.
Das Zentrum legt aktiv die Grenztechnologie dar und hat eine reiche analytische Erfahrung in den fortschrittlichen Verpackungsfeldern wie Stromverpackung und 2,5D gesammelt. Gleichzeitig in der Nähe der Kundenforschungs- und Entwicklungsfront, eine eingehende Zusammenarbeit, um eine Reihe von nicht standardmäßigen Analyse- und Überprüfungsarbeiten durchzuführen.
